

实验二 组合逻辑电路（综合性）

一、实验目的

1. 掌握组合逻辑电路的功能测试。
2. 验证半加器和全加器的逻辑功能。
3. 学会二进制数的运算规律。

二、实验仪器及材料

器件

74LS00	二输入端四与非门	3片
74LS86	二输入端四异或门	1片
74LS54	四组输入与或非门	1片

三、预习要求

1. 预习组合逻辑电路的分析方法。
2. 预习用与非门和异或门构成的半加器、全加器的工作原理。
3. 预习二进制数的运算。

四、实验内容

1. 组合逻辑电路功能测试。




图 2.1

(1). 用 2 片 74LS00 组成图 2.1 所示逻辑电路。为便于接线和检查,在图中要注明芯片编号及各引脚对应的编号。


- (2). 图中 A、B、C 接电平开关, Y1, Y2 接发光管电平显示。
- (3). 按表 2.1 要求, 改变 A、B、C 的状态填表并写出 Y1, Y2 逻辑表达式。
- (4). 将运算结果与实验比较。

表 2.1

输入			输出	
A	B	C	Y ₁	Y ₂
0	0	0		
0	0	1		
0	1	1		
1	1	1		
1	1	0		
1	0	0		
1	0	1		
0	1	0		

- 2. 测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知, 半加器 Y 是 A、B 的异或, 而进位 Z 是 A、B 相与, 故半加器可用一个集成异或门和二个与非门组成如图 2.2。



- (1). 在学习机上用异或门和与门接成以上电路。A、B 接电平开关 S, Y、Z 接电平显示。
- (2). 按表 2.2 要求改变 A、B 状态, 填表。

图 2.2

表 2.2

输入端	A	0	1	0	1
	B	0	0	1	1
输出端	Y				
	Z				

- 3. 测试全加器的逻辑功能。
- (1). 写出图 2.3 电路的逻辑表达式。
- (2). 根据逻辑表达式列真值表。
- (3). 根据真值表画逻辑函数 S, C₁ 的卡诺图。




图 2.3

		Bi, Ci-1			
Ai		0 0	0 1	1 1	1 0
	0				
	1				

$S_i =$

		Bi, Ci-1			
Ai		0 0	0 1	1 1	1 0
	0				
	1				

$C_i =$

(4). 填写表 2.3 各点状态

表 2.3

A_i	B_i	C_{i-1}	Y	Z	X_1	X_2	X_3	S_i	C_i
0	0	0							
0	1	0							
1	0	0							
1	1	0							
0	0	1							
0	1	1							
1	0	1							
1	1	1							

(5). 按原理图选择与非门并接线进行测试,将测试结果记入表 2.4,并与上表进行比较看逻辑功能是否一致。

4. 测试用异或、与或非门组成的全加器的逻辑功能。

全加器可以用两个半加器和两个与门一个或门组成。在实验中,常用一块双异或门、一个与或非门和一个与非门实现。

(1). 画出用异或门、与或非门和与非门实现全加器的逻辑电路图,写出逻辑表达式。

(2). 找出异或门、与或非门和与门器件按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。

(3). 当输入端 A_i 、 B_i 及 C_{i-1} 为下列情况时,用万用表测量 S_i 和 C_i 的电位并将其转为逻辑状态填入下表。

表 2.4

A_i	B_i	C_{i-1}	C_i	S_i
0	0	0		
0	1	0		
1	0	0		
1	1	0		
0	0	1		
0	1	1		
1	0	1		
1	1	1		

输入端	A_i	0	0	0	0	1	1	1	1
	B_i	0	0	1	1	0	0	1	1
	C_{i-1}	0	1	0	1	0	1	0	1
输出端	S_i								
	C_i								

五、实验报告

1. 整理实验数据、图表并对实验结果进行分析讨论。

2. 总结组合逻辑电路的分析方法。